Az AMD 2026 április végén tette közzé a memóriatuning új mérföldkövét jelentő EXPO 1.2 szabványt és az ahhoz kapcsolódó Ultra-Low-Latency (ULL) módot. Az új funkció az ígéretek szerint akár 4%-os teljesítménynövekedést is hozhat az AM5-ös rendszerekben a memóriakésleltetés csökkentésével. Az Igor’s Lab részletes elemzése és mérései alapján azonban érdemes a marketingígéretek mögé nézni, és megérteni, hogy valójában milyen időzítések állnak az új profilok hátterében.
Mi az az Ultra-Low-Latency (ULL)?
Az ULL lényegében nem más, mint a meglévő EXPO profilok kiterjesztése néhány kulcsfontosságú memóriaparaméterrel (subtimings). Bár a JEDEC szabványok rendkívül konzervatív értékeket írnak elő a stabil működés érdekében, a modern DDR5 memóriachipek (például a népszerű SK Hynix A-die vagy M-die lapkák) ennél sokkal szorosabb időzítéseket is elviselnek. Az ULL profilok ezt a kiaknázatlan potenciált használják ki azáltal, hogy a modulok gyártói már gyárilag finomhangolt értékeket égetnek az SPD-be. Az AGESA 1.3.0.1 mikrokóddal és a megfelelő BIOS-frissítésekkel a felhasználóknak lehetőségük nyílik majd kiválasztani, hogy a hagyományos EXPO profilt futtatják, vagy engedélyezik a szigorúbb ULL opciót.
A legfontosabb megváltoztatott időzítések
A technológia részleteit vizsgálva az alábbi kulcsfontosságú értékek változnak meg az ULL aktiválásával:
tREFI (Refresh Interval): Ez a paraméter határozza meg a memóriacellák frissítései közötti időtartamot. Minél nagyobb ez az érték, annál ritkábban kell a memóriának frissítési ciklusokat végeznie, így több ideje marad a tényleges adatműveletekre. A JEDEC szabványos értéke DDR5-6000 mellett 11677 órajelciklus (kb. 3892 ns), míg az ULL mód ezt a maximális 65535 órajelciklusra (21140 ns) tolja ki. Fontos megjegyezni, hogy a ritkább frissítés miatt a memóriamodulok üzemi hőmérséklete kb. 1,7 °C-kal emelkedik terhelés alatt, így a megfelelő hűtés elengedhetetlen.
tWR (Write Recovery Time): Azt az időt szabályozza, amelynek el kell telnie az írási művelet és a memóriabank lezárása (precharge) között. A JEDEC alapértelmezett értéke DDR5-6000-nél 90 ciklus (30 ns), de a Ryzen 9000-es processzorok memóriavezérlőjének fizikai korlátja ezt minimum 48 ciklusra engedi szorítani, amit az ULL profilok ki is használnak.
tRRD_L (Row to Row Delay, Long): Az azonos bankcsoporton belüli aktiválások közötti minimális várakozási idő. JEDEC szerint ez 15 ciklus lenne, de az ULL profilokban ez 8 órajelciklusig csökkenthető, ami jelentős késleltetés-csökkenést eredményez.
tRRD_S (Row to Row Delay, Short): Bár a hírekben felmerült az optimalizálása, a valóságban a DDR5 protokoll fizikai korlátai (a minimális 8 ciklusos burst length) miatt ez az érték már a JEDEC-nél is a lehető legalacsonyabb, 8-as értéken van, így ezen nem lehet tovább javítani.
Mit jelent ez a gyakorlatban?
A mérések szerint az ULL profilok használatával a memóriakésleltetés akár 5-7 nanoszekundummal is csökkenhet, ami a szintetikus benchmarkokban valóban meghozza a várt 3-4%-os teljesítménynövekedést. A gyakorlatban azonban, különösen a 3D V-Cache technológiával felszerelt processzorok esetében (mint amilyen a Ryzen 7 9800X3D), a játékok alatti különbség elhanyagolható lesz az átlagos FPS tekintetében. Ennek oka, hogy a hatalmas méretű L3 gyorsítótár hatékonyan elfedi a rendszermemória késleltetéséből adódó szűk keresztmetszeteket. Ugyanakkor a szorosabb időzítések jótékony hatással lehetnek a minimum FPS értékekre és a képkockák kirajzolási idejének (frametime) egyenletességére, ami simább játékélményt nyújt.
Aki például komolyabb grafikai munkát végez, vagy olyan játékokat futtat, ahol a sugárkövetést (ray tracing) is bekapcsolja, annak minden kis optimalizáció jól jöhet, de a hétköznapi felhasználóknak nem éri meg a stabilitást kockáztatni a túlzott hangolással. Az EXPO 1.2 és az ULL támogatással rendelkező modulok forgalmazása a tervek szerint 2026 nyarán kezdődik meg.
