Drasztikus architekturális váltásra készül a Samsung a nagy sávszélességű memóriák piacán: a dél-koreai gyártó a Hot Chips 2026 szimpóziumon vázolta fel azt a háromlépcsős útitervet, amelynek végén a DRAM-vermeket közvetlenül a feldolgozóegységek tetejére ültetik. A TechPowerUp szakmai összefoglalója alapján a zHBM kódnevű megoldás teljesen felszámolja a jelenlegi 2,5D-s interposerek alkalmazását, egyetlen vertikális szendvicsbe olvasztva a számítási és a memóriaréteget.
Fizikai korlátokba ütközött a hagyományos HBM
A jelenlegi mesterségesintelligencia-gyorsítóknál alkalmazott tokozási eljárások komoly szűk keresztmetszettel küzdenek. A processzor (GPU vagy egyedi XPU) és a memória egymás mellett helyezkedik el egy szilícium közbeiktató rétegen (interposeren). Bár a HBM4 már 1–5 TB/s közötti sávszélességet biztosít a megduplázott, 2048 bites adatbuszon, a Through-Silicon Via (TSV) átvezetések sűrítése és az interposerek fizikai mérete eléri a gyártási maszkok határait (reticle limit), miközben a teljes rendszer fogyasztási kerete kezelhetetlenné válik.
A Samsung Semiconductor DRAM-tervező mérnöke, Sangwook Han a konferencián rámutatott: a hagyományos felépítésben az alaplapka (Base die) ugyanazon a memóriagyártási eljáráson készült, mint a fölötte tornyosuló DRAM maglapkák (Core die). A dél-koreaiak ezt a logikai alaplapkát már a HBM4-nél 4 nanométeres csíkszélességre költöztetik, ami megnyitja az utat a funkciók radikális átszervezése előtt.
A három fázis: területmentéstől a zHBM-ig
A Samsung átállási stratégiája három jól elkülöníthető lépcsőre épül:
- XPU-terület felszabadítása (Custom HBM): Az első fázisban a processzorlapkáról a memóriavezérlő és a gyorsítótár-logika egy részét átültetik a DRAM-verem alá helyezett 4 nm-es alaplapkára. Ezzel értékes szilíciumfelület szabadul fel az AI-gyorsítón, ahová így több számítási mag építhető be.
- Számítás a memóriában (Near-Memory Compute): A második etapban az alaplapka önálló feladatokat vesz át a főprocesszortól, például a tenzoros előfeldolgozást és a mátrixműveletek szűrését. Ez drasztikusan mérsékli a lapkák közötti adatforgalmat és a késleltetést.
- zHBM (3D Chip-on-Chip): A harmadik generációban teljesen eltűnik az interposer és az egymás melletti elhelyezés. A DRAM-oszlopot közvetlenül a processzorlapka tetejére rétegzik mikrodudorok nélküli hibrid kötéssel, így a számítás és az adattárolás egyetlen kompakt vertikális komponenssé olvad össze.
Hőelvezetési kihívások a szendvicsben
Bár a vertikális zHBM elméletben megszünteti a memóriakorlátot és töredékére csökkenti a fogyasztást, a gyakorlati megvalósítás legnagyobb akadálya a hőmérséklet menedzselése. A modern adatközponti processzorok fogyasztása ma már az 1000 wattos keretet feszegeti, közvetlenül föléjük helyezni a hőre kifejezetten érzékeny DRAM-cellákat pedig komoly termikus kihívást jelent. A Samsung és riválisai ezért párhuzamosan fejlesztenek új hűtési interfészeket és fejlett hibrid kötési eljárásokat a kereskedelmi rajtig.
