A TSMC belép az ångström-korszakba: a 2026-os VLSI Symposium keretében mutatja be az A16-os, más néven 1,6 nm-es gyártástechnológiáját. És a számok — nos, elég impozánsak.
Mit tud az A16?
Az A16 egyik legnagyobb újítása a Super Power Rail (SPR) névre keresztelt visszoldali tápellátás (BSPDN). Ez a front-oldali útválasztási erőforrásokat a jelek számára szabadítja fel, növelve a logikai sűrűséget és a teljesítményt. Az Intel hasonló megoldást már alkalmaz a 18A node-ján.
A TSMC adatai szerint az N2P node-hoz viszonyítva az A16:
- 8-10%-os sebességnövekedés azonos magterületen
- 15-20%-os fogyasztáscsökkenés azonos órajelen
- Akár 1,10×-es lapkasűrűség-növekedés
Ezek a paraméterek elsősorban a HPC (high-performance computing) termékek számára teszik ideálissá az új node-ot. Az A16 optimalizált Nanosheet tranzisztor-architektúrára épül — ezt elsőként az AMD EPYC Venice processzorai fogják használni még idén.
Ütemterv: 2026 Q4 → 2027-2028
A TSMC A16 tömeggyártása 2026 negyedik negyedévében kezdődik, de az ezzel készülő chipek 2027-2028 között várhatók. Az A16 és az A14 node-ok alapozzák meg a következő generációkat:
- A13 (1,3 nm): az A14 zsugorított verziója, 6% területmegtakarítás, gyártás 2029
- A12 (1,2 nm): az A14 továbbfejlesztése SPR-rel, gyártás 2029
Ezek a fejlesztések kritikusak: a TSMC folyamatosan bővíti kapacitását, miközben az AI-kereslet fokozódó ellátási korlátokat eredményez. A piaci rést az Intel próbálja betölteni a 18A-P és 14A node-okkal.
Super Power Rail: ez a joker a pakliban
A visszoldali tápellátás (BSPDN, azaz Backside Power Delivery Network) lényege, hogy a tápvezetékeket a szilíciumlapka hátoldalára költözteti, felszabadítva a front-oldalt a jelvezetékek számára. Ez nem csak a logikai sűrűséget növeli, hanem csökkenti a feszültségesést és a jelinterferenciát is — ami nagyfrekvenciás, nagy áramfelvételű chipeknél kritikus.
Az Intel a 18A node-ján már bevezette a PowerVia névre keresztelt saját BSPDN megoldását, de a TSMC A16-os SPR-je más megközelítést alkalmaz: a Nanosheet tranzisztorokkal kombinálva optimálisabb teljesítmény/fogyasztás arányt ígér. Az iparági pletykák szerint a TSMC megoldása tisztább jelintegritást biztosít, ami a HPC és AI chipeknél döntő előnyt jelenthet.
Az AMD lesz az első vevő
Az A16 node első nagy felhasználója az AMD EPYC Venice szerverprocesszor-család lesz, amely várhatóan már 2026-ban megkezdi a gyártást ezen a technológián — noha a sorozatgyártás csak 2026 Q4-ben indul. Az EPYC Venice a Zen 6 architektúrára épül, és a pletykák szerint akár 256 magot is kínálhat majd, az új SP7/SP8 foglalatokkal.
Nem az AMD az egyetlen: az Apple is érdeklődik az A16 iránt, bár a cég hagyományosan az N2 családot preferálta a mobilchipjeihez. A nagy kérdés, hogy az Nvidia következő generációs AI GPU-i — a pletykált Rubin architektúra — használni fogják-e az A16-ot, vagy maradnak a speciálisabb N4/N3 node-oknál.
TSMC vs. Intel: ki vezet az ångström-korszakban?
Az A16 bejelentése közvetlen válasz az Intel 18A-P node-jára, amely 9%-os teljesítménynövekedést és 18%-os fogyasztáscsökkenést ígér. A TSMC A16 hasonló számokat produkál — 8-10% gyorsulás, 15-20% fogyasztáscsökkenés — de a Nanosheet architektúra és a SPR kombinációja a TSMC szerint jobb skálázhatóságot biztosít.
Az Intel előnye, hogy a 18A-P már 2025-ben gyártásba került, míg a TSMC A16-ra 2026 végéig várni kell. Viszont a TSMC gyártókapacitása és az érett ökoszisztéma (EDA eszközök, IP blokkok, tervezői tapasztalat) sok tervező számára továbbra is a tajvani gyártót teszi az első számú választássá. Az igazi verseny 2027-2028-ban fog eldőlni, amikor mindkét node nagy volumenben elérhetővé válik.
Forrás: WCCFTech
